| français | fra-000 |
| Verilog | |
| 普通话 | cmn-000 | Verilog HDL |
| 國語 | cmn-001 | Verilog HDL |
| Deutsch | deu-000 | Verilog |
| English | eng-000 | Verilog |
| עברית | heb-000 | ורילוג |
| magyar | hun-000 | Verilog |
| italiano | ita-000 | Verilog |
| 日本語 | jpn-000 | Verilog |
| 한국어 | kor-000 | 베릴로그 |
| polski | pol-000 | Verilog |
| português | por-000 | Verilog |
| română | ron-000 | Verilog |
| русский | rus-000 | Verilog |
| español | spa-000 | Verilog |
| svenska | swe-000 | Verilog |
| Türkçe | tur-000 | Verilog |